SherbyNet - /page/wikibook/entry.mu

Micron Document

<!DOCTYPE html>

<title>Direct Media Interface</title>

</head>

<h1 id="firstHeading" class="firstHeading mw-first-heading"><span class="mw-page-title-main">Direct Media Interface</span></h1>

</header>

</div>

<p>L'interface <i><b>Direct Media Interface</b></i> (<b>DMI</b>) est un <a href="Bus_informatique" title="Bus informatique">bus</a> <a href="Transmission_s%C3%A9rie" title="Transmission série">série</a> haute vitesse utilisé depuis la série de chipsets 9xx d'<a href="Intel" title="Intel">Intel</a> pour relier le <a href="Memory_Controller_Hub" title="Memory Controller Hub">MCH</a> (ou directement le CPU depuis les Core i5/i3) à l'<a href="Intel_I/O_Controller_Hub" title="Intel I/O Controller Hub">ICH</a> (remplacé par le <a href="Platform_controller_hub" title="Platform controller hub">PCH</a>). Il remplace le <a href="Front_side_bus" title="Front side bus">bus système</a> (FSB), couramment utilisé dans les architectures Intel dans les années 90 et 2000. C'est un bus à quatre canaux bidirectionnels (à l'exception de certaines versions mobiles, limitées à deux canaux).

</p><p>DMI est essentiellement identique à <a href="PCI_Express" title="PCI Express">PCI Express</a>, utilisant plusieurs voies et une <a href="Signalisation_diff%C3%A9rentielle" title="Signalisation différentielle">signalisation différentielle</a> pour former une <a href="Liaison_point_%C3%A0_point" title="Liaison point à point">liaison point à point</a>. La plupart des implémentations utilisent une liaison ×8 ou ×4, tandis que certains systèmes mobiles (par exemple 915GMS, 945GMS/GSE/GU et l’<a href="Intel_Atom" title="Intel Atom">Atom N450</a>) utilisent une liaison ×2, réduisant de moitié la <a href="Bande_passante" title="Bande passante">bande passante</a>. L’implémentation d’origine fournit 10 Gbit/s (1 Go/s) dans chaque direction à l’aide d’une liaison ×4. Le DMI prend en charge le trafic simultané et les capacités de transfert de données isochrones<sup id="cite_ref-1" class="reference"><a href="#cite_note-1"><span class="cite-bracket">[</span>1<span class="cite-bracket">]</span></a></sup>.

</p>

<div class="mw-heading mw-heading2"><h2 id="Versions">Versions</h2></div>

<p>L'implémentation originale DMI 1.0, introduite en 2004, propose un débit de 10 <abbr class="abbr" title="gigabit par seconde">Gbit/s</abbr> (1,16 <abbr class="abbr" title="gigaoctet par seconde">Go/s</abbr>) dans chaque sens.

</p><p>La version DMI 2.0 a été introduite en 2011, doublant le débit (2 <abbr class="abbr" title="gigaoctet par seconde">Go/s</abbr> pour 4 voies).

</p><p>La version DMI 3.0 est apparue en août 2015, permettant un débit de 8 <abbr class="abbr" title="gigatesla par seconde"><a href="Transfer_(informatique)" title="Transfer (informatique)">GT</a>/s</abbr> par voie, soit environ 3,93 <abbr class="abbr" title="gigaoctet par seconde">Go/s</abbr> pour quatre voies entre le <a href="Processeur" title="Processeur">processeur</a> et le <a href="Chipset" title="Chipset">circuit</a> d'entrées/sorties<sup id="cite_ref-2" class="reference"><a href="#cite_note-2"><span class="cite-bracket">[</span>2<span class="cite-bracket">]</span></a></sup>. Cette version est, entre autres, utilisée par les variantes à deux puces des microprocesseurs Intel <a href="Skylake" title="Skylake">Skylake</a>.

</p><p>La version DMI 4.0, sortie le 4 novembre 2021 avec les <a href="Liste_de_chipsets_Intel" title="Liste de chipsets Intel">chipsets de la série 600</a>, double la bande passante fournie par chaque voie et est deux fois plus rapide par rapport à DMI 3.0. Le nombre de voies DMI 4.0 dépend du modèle de chipset utilisé<sup id="cite_ref-3" class="reference"><a href="#cite_note-3"><span class="cite-bracket">[</span>3<span class="cite-bracket">]</span></a></sup>.

</p>

<div class="mw-heading mw-heading2"><h2 id="Implémentations"><span id="Impl.C3.A9mentations"></span>Implémentations</h2></div>

<p>Les systèmes supportant un <a href="Northbridge" title="Northbridge">pont nord</a> DMI sont les chipsets Intel 915, 925, 945, 955, 965, 975, G31/33, P35, X38, X48, P45 et X58.

</p><p>Certains processeurs ont le pont nord DMI directement intégré (sans puce séparée) : Intel Atom, Core i3, Core i5, et Core i7 (8xx, 7xx et 6xx, mais pas la série 9xx).

</p><p>Le pont nord DMI 2.0 est intégré directement dans les séries 2000, 3000, 4000, 5000 et 6000 des Cores i3, i5 et i7.

</p>

<p>Les systèmes supportant un <a href="Southbridge_(informatique)" title="Southbridge (informatique)">pont sud</a> DMI sont les chipsets : ICH6, ICH7, ICH8, ICH9, ICH10, NM10, <a href="P55" title="P55">P55</a>, H55, H57, Q57, PM55, HM55, HM57, QM57 et QS57.

</p><p>Les systèmes <a href="Platform_controller_hub" title="Platform controller hub">PCH</a> supportant le DMI 2.0 sont les séries Intel Z68, P67, H67, H61, Q67, Q65, B65, HM65, HM67, QM67, QS67, Z77, Z75, H77, Q77, Q75, B75, X79, HM75, HM76, HM77, UM77, QM77, QS77, H81, B85, Q85, Q87, H87, Z87, H97, Z97, C222, C224, C226, X99, et H110.

</p><p>La version 3.0 est supportée par les chipsets Z170, H170, HM170, Q170, QM170, Q150, B150, C236, CM236 et C232.

Les puces de la <a href="Liste_de_chipsets_Intel#Série_200" title="Liste de chipsets Intel">série 200</a> à base de socket <a href="LGA_1151" title="LGA 1151">LGA 1151</a> sont également compatibles avec le DMI 3.0.

</p>

<div class="mw-heading mw-heading2"><h2 id="Notes_et_références"><span id="Notes_et_r.C3.A9f.C3.A9rences"></span>Notes et références</h2></div>

<li id="cite_note-1"><span class="mw-cite-backlink"><a href="#cite_ref-1">↑</a> </span><span class="reference-text"><span class="ouvrage"><abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> « <a rel="nofollow" class="external text" href="https://edc.intel.com/content/www/kr/ko/publications/specification-nuc12dcm-nuc12edb/direct-media-interface-dmi/"><cite style="font-style:normal;" lang="en">Direct Media Interface (DMI) - 1.0 - ID:721073 | Intel NUC 12 Extreme / Pro X</cite></a> », sur <span class="italique">edc.intel.com</span> <small style="line-height:1em;">(consulté le <time class="nowrap" datetime="2023-06-05" data-sort-value="2023-06-05">5 juin 2023</time>)</small></span></span>

</li>

<li id="cite_note-2"><span class="mw-cite-backlink"><a href="#cite_ref-2">↑</a> </span><span class="reference-text"><abbr class="abbr indicateur-langue" title="Langue : anglais">(en)</abbr> <span class="ouvrage" id="2015"><abbr class="abbr indicateur-langue" title="Langue : anglais américain">(en-US)</abbr> « <a rel="nofollow" class="external text" href="https://www.anandtech.com/show/9483/intel-skylake-review-6700k-6600k-ddr4-ddr3-ipc-6th-generation/3"><cite style="font-style:normal;" lang="en-us">The Intel 6th Gen Skylake Review</cite></a> », sur <span class="italique">anandtech.com</span>, <time class="nowrap" datetime="2015-08-05" data-sort-value="2015-08-05">5 août 2015</time></span>.</span>

</li>

<li id="cite_note-3"><span class="mw-cite-backlink"><a href="#cite_ref-3">↑</a> </span><span class="reference-text"><span class="ouvrage"><abbr class="abbr indicateur-langue" title="Langue : anglais américain">(en-US)</abbr> « <a rel="nofollow" class="external text" href="https://ark.intel.com/content/www/us/en/ark/products/series/218828/intel-600-series-desktop-chipsets.html"><cite style="font-style:normal;" lang="en-us">Intel 600 Series chipsets</cite></a> », sur <span class="italique">Intel Ark</span> <small style="line-height:1em;">(consulté le <time class="nowrap" datetime="2022-04-03" data-sort-value="2022-04-03">3 avril 2022</time>)</small></span></span>

</li>

</ol></div>

</div>

<ul id="bandeau-portail" class="bandeau-portail"><li><span class="bandeau-portail-element"><span class="bandeau-portail-icone"><span class="noviewer" typeof="mw:File"></span></span> <span class="bandeau-portail-texte">Portail de l’informatique</span> </span></li> </ul></div><div><div class="zim-footer">

Cet article est issu de <a class="external text" title="Dernière modification le 2025-04-11" href="https://fr.wikipedia.org/wiki/?title=Direct_Media_Interface&oldid=224722440">Wikipédia</a>. Sauf mention contraire, le texte est disponible sous <a class="external text" href="https://creativecommons.org/licenses/by-sa/4.0/deed.fr">Creative Commons Attribution-Share Alike 4.0</a>. Des conditions supplémentaires peuvent s’appliquer aux fichiers multimédias.

</div>

</div></div>

</div>

</main>

</div>

</body></html>